Generování HDL kódu z modelů v Simulinku a algoritmů v jazyce Embedded MATLAB
Simulink HDL Coder vytváří Verilog a VHDL kód ze Simulinkových modelů, Stateflow diagramů a algoritmů v jazyce Embedded MATLAB. Automaticky generovaný HDL kód je univerzální a nezávislý na cílovém technickém vybavení.
Ceník produktů
Kontaktovat prodejce
Technická podpora